PLL-Phase锁环

锁相环（PLL）

锁相环简介

锁相环(PLL)的概念首次出现在20世纪30年代早期。但当时的技术还没有像现在这样发达，开发这种技术的成本很高。随着集成电路领域的发展，锁相环已成为电子技术的主要组成部分之一。目前，锁相环可作为SE/NE560系列(560,5661,5662,5664,565和567)的单个集成电路使用，以进一步降低购买成本，分立集成电路用于构建锁相环。

锁相环应用

• 调频（FM）立体声解码器，用于FM操作的FM解调网络。
• 提供参考信号频率倍数的频率合成。
• 用于电机速度控制，跟踪滤波器。
• 用于频移键控（FSK）解码，用于解调载波频率。

锁相环框图

下图显示了基本PLL的框图。它基本上是一个触发器，由相位检测器、低通滤波器（LPF）和压控振荡器（VCO）组成。

具有输入频率fi的输入信号Vi通过相位检测器。相位检测器基本上是一个比较输入频率fi和反馈频率fo的比较器。相位检测器提供输出误差电压Ver（=fi+fo），这是一个直流电压。该直流电压随后被传递到LPF。LPF消除高频噪声并产生稳定的直流电平Vf（=Fi Fo）。Vf还表示PLL的动态特性。

然后将直流电平传递给VCO。VCO（fo）的输出频率与输入信号成正比。通过反馈回路对输入频率和输出频率进行比较和调整，直到输出频率等于输入频率。因此，锁相环在这些阶段工作——自由运行、捕获和锁相。

顾名思义，自由运行阶段是指没有施加输入电压的阶段。一旦输入频率被应用，压控振荡器就开始改变并开始产生输出频率以进行比较，这一阶段称为捕获阶段。一旦将输出频率调整到等于输入频率，频率比较就停止。这个阶段称为锁相状态。

现在让我们详细研究锁相环的各个部分——鉴相器，低通滤波器和压控振荡器。

1.相位检测器

该比较器电路比较输入频率和VCO输出频率，并产生与两个频率之间的相位差成比例的直流电压。锁相环中使用的相位检测器可以是模拟型或数字型。尽管大多数单片PLL集成电路使用模拟鉴相器，但大多数离散鉴相器是数字型的。最常用的模拟相位检测器之一是双平衡混频器电路。一些常见的数字型相位检测器包括

1.1 Exclusive OR Phase Detector

下图显示了异或相位检测器。

它是作为4070型CMOS IC获得的。这两个频率都作为EX或相位检测器的输入。遵循EX-OR概念，只有当输入fi或fo中的任何一个变高时，输出才会变高。所有其他条件将产生低输出。让我们考虑一个波形，其中输入频率以十六度的频率引导输出频率。也就是说，fi和fo的相位差为θ度。比较器的直流输出电压是其两个输入之间相位差的函数。

图中显示了直流输出电压与fi和fo相位差的关系图。相位检波器为180°时输出直流电压最大。当fi和fo都是方波时，使用这种类型的鉴相器。

1.2边缘触发相位检测器

当fi和fo是占空比小于50%的脉冲波形时，使用边缘触发相位检测器。使用R-S触发器的这种相位检测器的图如下所示。两个或非门（CD4001）交叉耦合以形成R-S触发器。相位检测器的输出通过触发R-s触发器改变其逻辑状态。也就是说，相位检测器的输出在输入fi和fo的正边缘改变其逻辑状态。从下图可以理解这种检测器的优点。很明显，直流输出电压在360°以上是线性的。

1.3单片相位检测器

单片式鉴相器采用4044型CMOS集成电路，由于忽略了谐波灵敏度和占空比问题，电路只对输入信号的过渡进行响应，因此具有很大的优势。由于相位误差和输出误差电压与输入波形的振幅和占空比的变化无关，这是在关键应用中最首选的鉴相器。

2.低通滤波器（LPF）

在锁相环(PLL)中采用低通滤波器(LPF)来消除鉴相器输出中的高频成分。它还可以去除高频噪声。这些特性使LPF成为锁相环的关键部分，有助于控制整个电路的动态特性。动态特性包括捕获和锁定范围、带宽和瞬态响应。锁定范围是锁相环系统的频率范围跟随输入频率变化的跟踪范围。捕获范围是相位锁定环路获得相位锁定的范围。

当滤波器带宽减少时，响应时间会增加，但这会缩小捕获范围。但它也有助于降低噪音，并通过信号的瞬时损失来维持锁定回路。PLL中的LPF电路使用两种无源滤波器。放大器也用于LPF以获得增益。PLL中使用的有源滤波器如下所示。

3.压控振荡器(VCO)

压控振荡器的主要功能是产生与输入电压成正比的输出频率。SE/NE 566 VCO的连接图如下图所示。VCO的最大频率为500khz。

该压控振荡器同时提供方波和三角波输出作为输入电压的函数。振荡频率由电阻R和电容C以及施加在控制终端上的电压Vc决定。

单片锁相环

锁相环现在可以作为集成电路，在SE/NE 560系列中开发。一些常用的是SE/NE 560,561,562,564,565和567。它们之间的差异在于不同的参数，如工作频率范围、电源要求、频率和带宽范围。在所有系列中，SE/NE 565是最著名的。它可以作为一个14针DIP，也作为一个10针金属可以封装。14针DIP及其特性如下所示。

单片锁相环的特点

• 工作频率范围：0.001 Hz至500 kHz。
• 工作电压范围：±6至±12 V。
• 输入阻抗:通常为10k Q。
• 输出漏电流：通常为1mA。
• 输出电源电流：通常为10毫安。
• VCO中心频率随温度的漂移：通常为300 ppm/°C。
• VCO中心频率随电源电压的漂移:最大1.5% /V。
• 跟踪所需的输入电平：最小10 mVrms至最大3 V峰间电压。
• 带宽调节范围:<±1 ~ >±60%。

方框图和连接图如下图所示。

该方框图包括一个相位检测器，用作相位比较器、一个放大器和一个低通滤波器，该低通滤波器由电阻器（3.6千欧）和电容器C2组合而成。放大器的输出反馈到VCO。方框图中还显示了代表IC的不同管脚。针脚1和10是正极和负极电源针脚。引脚2和3是相位检测器的输入。输入信号以差分模式通过这些引脚馈送。引脚4是VCO输出，引脚5是相位比较器VCO输入。如果这两个引脚都短路，则VCO的输出将被提供回相位比较器。相位比较器的输出被提供给放大器。放大器有两个输出，作为解调器输出（引脚7）和参考输出（引脚6）连接到外部引脚。LPF电路是通过将电容器C2连接在引脚7和10之间，并使用一个值为3.6千欧姆的电阻器形成的。C2的值必须足够大，以消除解调输出的变化并稳定VCO频率。

引脚8和9用于连接外部电阻(R1)和外部电容(C1)。R1和C1的值有助于调整锁相环的自由运行频率fr。虽然C1的值可以是任何值，电阻R1的值必须在2到20公斤欧姆之间。所有这些因素都可以用来确定锁相环的中心频率。

锁相环的自由运行频率为fr = (1.2)/(4R1C1)赫兹

锁相环的锁定范围为fLock = (+/-){(8fr)/V} Hertz

PLL的捕获范围为fc=（fLock/[2*10^3*C2]）^1/2

锁定范围通常随输入电压的增加而增加，但随电源电压的增加而降低。

锁相环(PLL) -工作

让我们考虑自由运行频率是FR。让FR是压控振荡器（VCO）在没有输入信号的情况下运行的频率。将从零开始增加的输入信号fi应用于相位比较器。

误差电压和输入频率之间的图表如下所示。可以看出，当输入频率小于fi1时，误差电压Ver降至零。此时，VCO将以自由运行频率fr运行。当输入频率fi增加并达到fi1时，误差电压从零跳至负电压。该值将等于输入频率和实际VCO输出频率（fi–fo）之间的差值。然后通过滤波、放大并将放大的电压Vd施加到VCO的控制端子来处理产生的误差电压。

当Vd为负值时，fo降低，Vrf为正值时，VCO的瞬时频率增大。在某一时刻，VCO的下降频率等于fin1(捕获范围的下缘)，然后锁定结果，输出信号的频率

VCO可能等于输入信号频率（即fo=fi）。VCO频率锁定，输入信号频率高达fi2（锁定范围的上限）。如果输入信号频率超过fi2，则错误电压Vg将降至零，VCO将以自由运行频率fr运行，如图所示。如果输入信号频率现在缓慢向后扫，并达到fd1值，则环路（VCO频率）将与输入信号频率锁定，导致错误电压Ver正跳变。因此，VCO输出频率从fr持续增加，直到fo等于fi。VCO频率fo锁定，输入信号频率fi高达fd2（锁定范围的下边缘），如图中虚线所示。现在，如果输入信号的频率低于fd2，则错误电压Ver将降至零，VCO将以自由运行频率运行。