PLL-Phase锁环

锁相环（PLL）

介绍了锁相环

锁相环(PLL)的概念首次出现在20世纪30年代早期。但当时的技术还没有像现在这样发达，开发这种技术的成本很高。随着集成电路领域的发展，锁相环已成为电子技术的主要组成部分之一。目前，锁相环可作为SE/NE560系列(560,5661,5662,5664,565和567)的单个集成电路使用，以进一步降低购买成本，分立集成电路用于构建锁相环。

PLL应用程序

• 调频(FM)立体声解码器，用于调频操作的调频解调网络。
• 频率合成提供参考信号频率的倍数。
• 用于电机速度控制，跟踪滤波器。
• 用于频移键控(FSK)解调载波频率译码。

PLL框图

基本锁相环的框图如下图所示。它基本上是一个由鉴相器、低通滤波器(LPF)和压控振荡器(VCO)组成的触发器。

输入信号Vi，输入频率为fi，通过鉴相器。鉴相器基本上是一个比较器，它比较输入频率fii和反馈频率fo。鉴相器提供一个输出误差电压Ver (=fi+fo)，这是一个直流电压。然后将直流电压传递到LPF。LPF去除高频噪声并产生稳定的直流电平Vf (=Fi-Fo)。Vf也代表了锁相环的动态特性。

然后将DC电平传递给VCO。VCO（FO）的输出频率与输入信号成比例。通过反馈回路比较和调整输入频率和输出频率，直到输出频率等于输入频率。因此，PLL在这些阶段工作 - 自由运行，捕获和锁相。

顾名思义，自由运行阶段是指没有施加输入电压的阶段。一旦输入频率被应用，压控振荡器就开始改变并开始产生输出频率以进行比较，这一阶段称为捕获阶段。一旦将输出频率调整到等于输入频率，频率比较就停止。这个阶段称为锁相状态。

现在让我们详细研究锁相环的各个部分——鉴相器，低通滤波器和压控振荡器。

1.相位侦测器

该比较器电路比较输入频率和VCO输出频率，并产生与两个频率之间的相位差成比例的DC电压。PLL中使用的相位检测器可以是模拟或数字式。尽管大多数单片PLL集成电路使用模拟相位检测器，但大多数离散相位检测器都是数字类型。最常用的模拟相位检测器之一是双平衡混频器电路。一些常见的数字式相位检测器是

1.1 Exclusive OR Phase Detector

一个专用的OR鉴相器如下图所示。

它是作为4070型CMOS集成电路获得的。这两个频率都作为EX或鉴相器的输入。根据EX-OR概念，只有当输入fi或fo中的一个变为高时，输出才变为高。所有其他条件将产生低输出。我们考虑一个输入频率与输出频率相差θ度的波形。即fi和fo有θ度的相位差。比较器的直流输出电压是两个输入相位差的函数。

图中显示了直流输出电压与fi和fo相位差的关系图。相位检波器为180°时输出直流电压最大。当fi和fo都是方波时，使用这种类型的鉴相器。

1.2边缘触发相位检测器

当FI和FO是具有少于50％的占空比时使用边缘触发的相位检测器。使用R-S触发器的这种相位检测器的图示如下所示。两个NOR门（CD4001）交叉耦合以形成R-S触发器。相位检测器的输出通过触发R-S触发器来改变它的逻辑状态。也就是说，相位检测器的输出在输入FI和FO的正边缘上改变其逻辑状态。可以从下图中理解这种检测器的优点。显然，直流输出电压在360°上线性。

1.3单片相检波器

单片式鉴相器采用4044型CMOS集成电路，由于忽略了谐波灵敏度和占空比问题，电路只对输入信号的过渡进行响应，因此具有很大的优势。由于相位误差和输出误差电压与输入波形的振幅和占空比的变化无关，这是在关键应用中最首选的鉴相器。

2.低通滤波器（LPF）

在锁相环(PLL)中采用低通滤波器(LPF)来消除鉴相器输出中的高频成分。它还可以去除高频噪声。这些特性使LPF成为锁相环的关键部分，有助于控制整个电路的动态特性。动态特性包括捕获和锁定范围、带宽和瞬态响应。锁定范围是锁相环系统的频率范围跟随输入频率变化的跟踪范围。捕获范围是相位锁定环路获得相位锁定的范围。

当滤波器带宽减少时，响应时间增加，但这减少了捕获范围。但它也有助于减少噪声，并通过信号的瞬时损失保持锁定环路。锁相环的LPF电路采用了两种无源滤波器。放大器也与LPF一起使用以获得增益。锁相环中使用的有源滤波器如下图所示。

3.压控振荡器(VCO)

压控振荡器的主要功能是产生与输入电压成正比的输出频率。SE/NE 566 VCO的连接图如下图所示。VCO的最大频率为500khz。

该压控振荡器同时提供方波和三角波输出作为输入电压的函数。振荡频率由电阻R和电容C以及施加在控制终端上的电压Vc决定。

单片锁相环

锁相环现在可以作为集成电路，在SE/NE 560系列中开发。一些常用的是SE/NE 560,561,562,564,565和567。它们之间的差异在于不同的参数，如工作频率范围、电源要求、频率和带宽范围。在所有系列中，SE/NE 565是最著名的。它可以作为一个14针DIP，也作为一个10针金属可以封装。14针DIP及其特性如下所示。

单片锁相环的特点

• 工作频率范围：0.001 Hz至500 kHz。
• 工作电压范围：±6至±12 V.
• 输入阻抗:通常为10k Q。
• 输出槽电流：通常为1MA。
• 输出源电流：通常为10 m a。
• VCO中心频率漂移温度：通常为300ppm /°C。
• VCO中心频率随电源电压的漂移:最大1.5% /V。
• 跟踪所需的输入电平：10 MVRMS最小到3 V峰到峰值最大。
• 带宽调节范围:<±1 ~ >±60%。

框图和连接图如下图所示。

该框图由一个作为相位比较器的鉴相器、一个放大器和一个由电阻器(3.6千欧姆)和电容C2组成的低通滤波器组成。放大器的输出反馈给压控振荡器。不同的引脚代表的IC也显示在框图中。引脚1和10是正负电源引脚。引脚2和3是鉴相器的输入。输入信号以差分模式通过这些引脚馈入。引脚4是VCO输出，引脚5是相位比较器VCO输入。如果这两个引脚都短路，则VCO的输出被送回相位比较器。相位比较器的输出输出给放大器。放大器有两个输出到外部引脚，作为解调器输出(引脚7)和参考输出(引脚6)。LPF电路是通过在引脚7和10之间连接电容C2和3.6千欧姆的电阻形成的。 The value of C2 must be large enough to eliminate the variations in demodulated output and stabilize the VCO frequency.

引脚8和9用于连接外部电阻(R1)和外部电容(C1)。R1和C1的值有助于调整锁相环的自由运行频率fr。虽然C1的值可以是任何值，电阻R1的值必须在2到20公斤欧姆之间。所有这些因素都可以用来确定锁相环的中心频率。

锁相环的自由运行频率为fr = (1.2)/(4R1C1)赫兹

锁相环的锁定范围为fLock = (+/-){(8fr)/V} Hertz

PLL的捕获范围是Fc =（植绒/ [2 * 10 ^ 3 * c2]）^ 1/2

锁定范围通常随输入电压的增加而增加，但随电源电压的增加而降低。

锁相环(PLL) -工作

让我们考虑自由运行频率来成为FR。让FR成为电压控制振荡器（VCO）在没有输入信号的情况下运行的频率。让输入信号Fi从零增加增加到相位比较器。

错误电压与输入频率之间的图表如下所示。可以看出，当输入频率小于fi1时，误差电压Ver降为零。此时VCO将工作在自由运行频率fr。当输入频率fi增加并达到fi1时，误差电压从零跳到负电压。这个值将等于输入频率和实际VCO输出频率(fi - fo)之间的差值。由此产生的误差电压然后通过滤波、放大，并将放大的电压Vd应用到VCO的控制终端。

当Vd为负值时，fo降低，Vrf为正值时，VCO的瞬时频率增大。在某一时刻，VCO的下降频率等于fin1(捕获范围的下缘)，然后锁定结果，输出信号的频率

VCO可以等于输入信号频率（即，FO = FI）。VCO频率锁定输入信号频率，最多可达FI2（锁定范围的上端）。如果输入信号频率超过FI2，则误差电压Vg将均降至零，并且VCO将在自由运行频率fR处运行，如图所示。如果输入信号频率现在慢慢扫回，并且它达到FD1的值，那么环路（VCO频率）锁定具有输入信号频率，导致误差电压Ver的正跳跃。因此，VCO输出频率连续从FR速度增加，直到FO变得等于FI。VCO频率FO锁定输入信号频率达到FD2（锁定范围的下边缘），如图所示。现在，如果输入信号的频率下降到FD2以下，则误差电压Ver将均降至零，VCO将以自由运行频率运行。