单片集成电路

相关文章

• 集成电路（IC） - 概念，分类和优势
• 集成电路的优缺点
• 集成电路分类
• 单片集成电路制造工艺
• 单片集成电路元件制造
• 集成电路封装

单片IC

我们已经讨论了基础知识集成电路在我们以前的帖子中。这里将讨论基本单片IC的概念。

要知道基础知识必须认为样品电路被转换为其整体形式。利用电阻器，二极管和晶体管的基本组件首先是基本电路。

利用基本电路，然后考虑用于单片IC的不同层。单片IC的基本结构将具有4层不同的材料。基层将是p型硅层，并被命名为基板层。该层的典型厚度为200微米。硅是P型和N型层的优选半导体，因为它具有IC的制造的有利特性。

衬底P型硅层上方的层为N型层。电路所需的所有有源和无源元件都制作在该层上。该层的典型厚度为25微米。N型硅材料生长为P层的单晶延伸，所需的元件使用一系列P型和N型杂质扩散来制造。N型层成为晶体管的集电极或二极管或电容器的元件。

n型上面的层是由二氧化硅(SiO2)材料制成的。由于在第二层有选择性的p型和n型杂质扩散，该层在过程中起阻挡作用。这层蚀刻离开需要允许扩散的区域光刻过程. 晶圆的其余部分仍然受到保护，防止扩散。该层还保护硅层免受污染。

最上面的一层是铝制的。该金属层用于提供集成电路中使用的不同组件之间的互连。

单片集成电路制造工艺

对于单片集成电路的制造和生产，所有电路元件及其互连均应形成在单个薄晶片中。为实现这一点而执行的不同过程如下所述。

1. P层基板制造

作为集成电路的底层，P型硅首先是为集成电路制造的。P型硅晶体以250mm长、25mm直径的尺寸生长。然后用金刚石锯将硅切割成高精度的薄片。每个晶片的厚度精确到200微米，直径为25毫米。这些薄片被称为晶圆。相对于IC的形状，这些晶片可以是圆形或矩形。在切割了数百个晶圆后，每个晶圆都被抛光和清洁，形成一个P型衬底层。

2. n型外延生长

在高电阻P型上进行低电阻n型的外延覆盆子过程。这是通过将n型层放置在p型和加热顶部，然后在非常高的温度（近120℃）的扩散炉内部来完成。加热后，气体混合物F硅原子和五价原子也通过层。这在基板上形成外延层。电路所需的所有组件都构建在该图层的顶部。然后将该层冷却，抛光和清洁。

3.二氧化硅绝缘层

如上所述，这一层需要污染n层外延。这一层只有1微米薄，是通过外延层暴露在1000摄氏度的氧气大气中生长的。下面是p型、n型外延层和SiO2层的详细图像。

4.二氧化硅的光刻工艺

为了用n型外延区扩散杂质，必须在选定的区域蚀刻二氧化硅层。因此，必须在这些地区开辟通道光刻过程。在该过程中，SiO 2层涂覆有称为光致抗蚀剂的光敏材料的薄层。在所需的图案中制造大的黑色和白色图案，其中黑色图案表示开口和白色区域代表闲置的区域。该图案的尺寸减小并装配到光致抗蚀剂上方的层。然后将整个层暴露于紫外线。由于曝光，在白色图案下方的光致抗蚀剂变为聚合。然后除去图案，使用诸如三氯乙烯的化学品开发晶片。该化学物质溶解光致抗蚀剂膜的未聚合部分并留下表面。然后通过将芯片浸入HCl的蚀刻溶液中除去由聚合光致抗蚀剂覆盖的氧化物。由光致抗蚀剂保护的SiO 2的那些部分保持不受酸的影响。 After the etching and diffusion process, with the help of chemical solvents like sulphuric acid, the resist mask is then removed by mechanical abrasion. The appropriate impurities are then diffused through oxide free windows.

5.隔离扩散

光刻过程后，剩余的SiO 2层用作受体杂质扩散的掩模。为了使允许p型杂质渗透到n型外延层中的适当时间段，将进行隔离扩散。通过该方法，p型杂质将穿过SiO 2层中的开口，并且n型层并因此到达p型衬底，隔离结用于隔离IC的各种部件之间。应仔细监测和控制隔离扩散的温度和时间段。作为隔离扩散的结果，发生称为隔离岛的N型区域的形成。然后选择每个隔离的岛屿以生长每个电气部件。从下面的图中，您可以看到隔离岛屿看起来像背靠背的p-n结。主要使用如果是允许IC内的不同组件之间的电气隔离。每个电气元件稍后在单独的隔离岛中形成。N型隔离岛的底部最终形成N-P-N晶体管的集电极。 The P-type substrate is always kept negative with respect to the isolation islands and provided with reverse bias at P-N junctions. The isolation will disappear if the P-N junctions are forward biased.

在两个相邻的隔离岛连接到p型衬底的区域中产生电容的效果。这基本上是一种寄生电容，会影响IC的性能。这种电容分为两个。如图C1所示，一种电容是从N型区域的底部形成到基板的电容，以及从隔离岛的侧壁到P焦区域的电容C2。底部组分C1基本上是由于通过外延生长形成的步进结，因此，随着隔离区域和基板之间的电压V的平方根而变化。侧壁电容C2与漫射分级结合的连接，因此变化为V的指数变化。总电容是少数Picofarad的顺序。

6.基地扩散

碱扩散过程的工作如下图所示。这个过程是为了在晶圆上形成一层新的SiO2。P区是在调节环境下通过扩散硼等P型杂质形成的。这形成了N-P-N晶体管或的基极区，以及电阻器、二极管的阳极和结电容器。在这种情况下，控制扩散时间，使P型杂质不会到达衬底。基底层的电阻率通常远高于隔离区的电阻率。

隔离区的电阻率将比基底层的电阻率小得多。

7.发射器扩散

再次进行掩模和蚀刻过程，以在整个表面上形成一层二氧化硅，并在P型区域的开口上进行。晶体管发射器，二极管的阴极区和结电容器通过通过在受控环境过程下通过该过程产生的窗口而像磷这样的n型杂质的扩散生长。如下图所示，有两个其他窗口：W1和W2。这些窗户是在n区制造的，以携带铝金属化过程。

8.铝金属化

在n区创建二氧化硅层后，在顶部表面沉积铝。在光刻过程中使用的光刻胶技术在这里也被用来蚀刻掉不需要的铝区域。然后，该结构提供连接到引线的带。通过下图可以更好地理解这个过程。

9划线和安装

这是IC制造过程的最后阶段。在金属化过程之后，然后用金刚石倾斜工具划硅晶片并分离成单独的芯片。然后将每个芯片安装在陶瓷晶片上，并附接到合适的集管。接下来，通过从IC芯片上的端子焊盘键合到封装引线，通过将铝或金线键合连接到IC芯片。因此，制造过程是完整的。THU，数百个IC在单个硅晶片上同时制造。

单片IC - 组件制造

现在我们将详细讨论如何不同的电路元素,如电容器、晶体管、二极管、电阻制成IC。请注意,这几乎是不可能制造一个感应式IC。因此添加外部通过连接到相应的IC制造商设计的销。

晶体管

晶体管的制造过程如下图所示。首先生长p型衬底，然后如图所示，集电极、发射极和基极区域在其上面扩散。这些区域的表面终端也被提供用于连接。

晶体管和二极管都是使用前面解释过的外延平面扩散工艺制造的。对于分立晶体管，P型衬底被视为集电极`但这在单片集成电路中是不可能的，因为连接在一个P型衬底上的所有晶体管都将其收集器连接在一起。这就是为什么单独的集电极区域扩散到衬底中。

即使形成单独的集电极区域，它们也不会完全从基板中分离。对于电路的正常功能，P型基板始终相对于晶体管收集器始终保持负极。这是通过将基板连接到电路供应的最负端子来实现的。即使在反向偏置的情况下，也可以仍然会对电路性能产生不利影响的不需要的或寄生连接。结反转漏电流可能导致在低电流水平上运行的电路中的严重问题。反向偏置结的电容可能影响电路高频性能，并且结断层电压对电源电压的可用水平施加限制。如果采用高电阻材料用于基材，则所有这些不利效果都可以降低到最小值。如果基板非常轻微掺杂，则它将表现几乎是绝缘体。

二极管

它们也由与晶体管相同的扩散过程制造。唯一的区别是只有两个区域用于形成一个p-n结。在图中，晶体管的集电极基结用作二极管。在晶体管的基部扩散期间形成二极管的阳极，并且晶体管的集电极区域成为二极管的阴极。对于高速切换发射极基，用作二极管。

电阻器

通过改变掺杂杂质浓度和扩散深度，给出了IC中使用的电阻器各自的欧姆值。扩散过程可能产生的电阻值范围从欧姆到数百千欧姆不等。然而，典型公差可能不超过±5%，甚至可能高达±20%。另一方面，如果所有电阻器同时扩散，则公差比可能良好。大多数电阻器在集成晶体管的基极扩散期间形成，如下图所示。这是因为它是电阻率最高的区域。对于低电阻值，使用发射极区域，因为它具有更低的电阻率。

另一种扩散技术也用于IC电阻器的生长。这基本上是一种薄膜技术。在此过程中，金属膜沉积在玻璃或Si02表面上。电阻值可以通过改变薄膜的厚度、宽度和长度来控制。因为扩散电阻器可以在扩散晶体管的同时进行处理。这种技术更经济、耗时更少，因此应用最广泛。

电容器

下图显示了形成电容器极板的P区和n区。电容器的电介质是它们之间的耗尽区。

所有P-N结具有电容，因此电容器可以通过制造连接来制造。反向偏置的变化量随着结电容的值和耗尽宽度而变化。该值可能低于100个Picofarad。

使用二氧化硅作为电介质也可以是制造电容器的方式。通过扩散重掺杂的n区来形成电容器的一板。通过在晶片表面上的二氧化硅电介质上沉积铝膜来形成电容器的另一个板。对于这样的电容器，可以使用任何极性的电压，并且当将扩散电容器与这种电容器进行比较时，扩散电容器可能具有非常小的击穿电压值。